


Soluzione del compito di Fondamenti di Elettronica

30 gennaio 2013

parte digitale

1. un possibile schema é rappresentato in figura:




2. Il ritardo al 90% dell'invertitore é dato da:

$$\tau_{inv} = \frac{2C_L}{\beta'_n S_n V_{DD}} F(V_T/V_{DD}) \quad (1)$$

dove $F=2.2$. Mentre il ritardo dei pass-transistors nel caso peggiore vale

$$\tau_{pass} = 2.3R_{eq}3C_{eq} + 2.3 \cdot 2R_{eq}(2C_{eq} + C_{inv}) \quad (2)$$

come si vede dalla figura riportata qui sotto, in cui la prima resistenza R_{eq} deve caricare 3 capacità C_{eq} , mentre la serie delle due R_{eq} carica 2 capacità C_{eq} in parallelo alla capacità di ingresso dell'inverter.



Essendo

$$C_{inv} = (1 + \alpha)(L_{min}^2 C_{ox} + 2L_{min} C_{GSO}) S_n \quad (3)$$

otteniamo

$$\tau_{tot} = 2.3R_{eq}C_{eq}(3 + 4) + 2.3 \cdot 2R_{eq}aS_n + \frac{b}{S_n} \quad (4)$$

con $a = (1 + \alpha)(L_{min}^2 C_{ox} + 2L_{min} C_{GSO})$ e $b = 2C_L F / (\beta'_n V_{DD})$. Da $d\tau_{tot}/dS_n = 0$ segue che

$$S_n = \sqrt{\frac{b}{2.3 \cdot 2R_{eq}a}} = 4.1 \quad (5)$$

3. il caso peggiore lo abbiamo già analizzato; il ritardo vale

$$\tau_{peggiore} = 2.3R_{eq}C_{eq}(3 + 4) + 2.3 \cdot 2R_{eq}aS_n + \frac{b}{S_n} = 140ps \quad (6)$$

Nel caso migliore invece (figura riportata poco sopra) abbiamo solo un pass-transistor che carica 2 capacità C_{eq} in parallelo alla capacità di ingresso dell'inverter, quindi

$$\tau_{igliore} = 2.3 \cdot R_{eq}(2C_{eq} + aS_n) + \frac{b}{S_n} = 90ps \quad (7)$$